设为首页 | 添加收藏 |sitemap |百度地图 |
货真价实 坦诚无欺
新闻资讯

奥林巴斯显微镜:CCD像素偏移技术

2013-10-16  发布者:admin 

像素偏移技术是用来结合收集到的电荷由几个相邻的CCD像素时钟方案,旨在降低噪声和提高信号噪声比和帧速率的数码相机。由芯片上的的CCD时钟定时电路,假定控制的串行和并行的移位寄存器的CCD模拟信号的放大前进行了分块的过程。

pixel binning figure1

为了帮助说明像素偏移技术过程,请参阅图1,检讨例如2×2分级。甲示意图一个4×4并行移位寄存器的像素阵列,在图1a)所示,伴随着四门的串行移位寄存器,加法像素或(也称为一个输出节点)。照明光子影响CCD光电二极管,建立电子池的积累在每个像素中,在图1b)所示为一个群集并行移位寄存器在右上角的四个蓝色阴影广场。每个像素可容纳的电子的数量被称为阱的深度和范围从约30,000350,000,取决于CCD式样。的CCD的动态范围是成正比阱的深度。入射光水平和曝光时间确定在每个photogate或像素站点收集的电子数。一个光照周期的CCD的曝光完成后,电子转移通过并行和串行移位寄存器的输出放大器,然后由模拟到数字(A / D)转换器电路的数字化。离散化,可以使用提高对焦精度,减少了所需的时间进行图像采集,同时提供更高的灵敏度降低的离焦光的水平。

 

为了说明这个过程中,图1b)示出各集成电路的像素在并行寄存器步进增量的一个栅极,得到图1c)中所示的布置。在这里,从两个像素的电子保持在并行移位寄存器,而从其他两个已转移至串行移位寄存器。的另一个步骤(图1c)),在并行移位寄存器在串行寄存器(图图1d)),填充相邻栅极元件的其余电子转移。最后的步骤涉及从串行寄存器的电荷转移,两个像素在同一时间,求和像素(图图1d)及(e))。图1g)示出的4个像素的总电量在总结以及等待传送到输出放大器,信号将被转换为电压,然后转移到其它集成电路进一步放大和数字化。这个过程一直持续,直到整个阵列已被读出。在这个例子中,4个相邻的像素的区域的已结合成一个较大的像素,有时被称为“ 超级像素。该signal-to-noise比已增加了四倍,但图像的分辨率被削减了50%。

 

像素偏移数组的大小的控制由CCD时钟,偏置电压,和视频处理信号的时序,并且通常用来调节到最大,可以包括几乎整个CCD阵列的2×2像素。然而,在分级模式中,串行移位寄存器和输出节点将积累了显着较大的电荷比正常运行,必须含有足够的电子电荷量,以防止饱和。典型的CCD串行寄存器的两倍的充电容量为并行寄存器,和输出节点通常含有50 - 100%的充电容量比的移位寄存器。作为一个例子,柯达KAF全帧CCD图像传感器9微米像素的平行阵列,每个具有一个容量为12万个电子。的KAF串行寄存器有两倍的并行寄存器(24万个电子)的电子的能力,而在输出节点有一个容量为33万个电子。

 

像素偏移技术的主要优点是在低光照条件下以牺牲空间分辨率提高信号噪声比。许多电荷包的求和时间读出的噪声电平,并产生一个信号等于使用了分块的系数(在上面的例子4)改善。暗电流噪声分级和不降低,可能只克服了低温的冷却CCD。离散化的各种应用中是有用的,特别是在快速的通过时间(帧速率)是理想的牺牲分辨率。